Представлены и систематизированы методы оптимизации кода на языках С, линейного и параллельного ассемблера для цифрового сигнального процессора (DSP) семействаTMS320C6000. Показана возможность трансформации алгоритма с целью минимизации количества операций за такт процессора на примере конкретных приложений. Особое внимание уделено этапу упаковки инструкций в ассемблерный конвейер.

В статье рассматриваются тестирование и сравнительный анализ производительности процессоров, применяемых при решении задач цифровой обработки сигналов (ЦОС). Предлагаются альтернативные варианты построения комплекса ЦОС на базе процессоров с описанием преимуществ и недостатков каждого варианта. Приводятся результаты сравнения производительности процессоров при решении задач фильтрации, спектрального и корреляционного анализа.